CiNiiで詳細を確認

このページのURL

この文献を取り寄せる

<図書>
Verilog‐HDLによるテストベンチ : アサーション検証の効率化のために / 枝均著
Verilog‐HDL ニ ヨル テスト ベンチ : アサーション ケンショウ ノ コウリツカ ノ タメ ニ

出版者 西東京 : テクノプレス
出版年 2006.4
大きさ vi, 203p : 挿図 ; 21cm
本文言語 日本語
書誌ID 2004037843
NCID BA77034756 WCLINK

所蔵情報を非表示

理工学図-西館2F図書
549.7||EDA 12400224452

4924998664

書誌詳細を非表示

別書名 異なりアクセスタイトル:Verilog‐HDLによるテストベンチ : アサーション検証の効率化のために
著者標目 枝, 均 <エダ, ヒトシ>
件 名 BSH:集積回路
分 類 NDC8:549.7
NDC9:549.7
巻冊次 ISBN:4924998664 ; PRICE:3000円+税